Anonymní profil MichaL – Programujte.com

Prosim o pomoc s nasledovnou ulohou:
Mam navrhnut obvodovy synchronny sekvencny automat,seriovy retazec IN obsahuje jeden START bit a jeden STOP bit a osem bitov prenasanych udajov.Prijmac - osembitovy posuvny register,3-bit binarny citac nadol s predvolbou a dvoch casovacov s rozhranim a vlastnostami podla obrazkU.Ukoncenie prijmu udajov z kazdeho retazca oznamuje automat spolupracujucemu zariadeniu,kt platne udaje prebera z paralelneho vystupu posuvneho registra DOUT, signalom ERC.Pri navrhu vychadzat z predpokladu ze perioda hodinovych impulzov automatu je minimalne o tri rady mensia a doba prevzatia udajov spolupracujucim zariadenim je mensia ako perioda T vysielania jednotlivych prvkov serioveho retazca .

mam diagram prechodov aj VHDL kod kt by mal byt dobre:

NS:process (IN,OT0,OT1,BO,INIT,Q)
begin
if INIT='0' then Q'<= S0
else
case Q is
when S0=>
if IN='0' then Q'<= S1;
end if;
when S1=>
if 0T1='1' then Q'<= S2;
end if;
when S2=>
if 0T1='1' then Q'<= S3;
end if;
when S3=>
if BO='0' then Q' <= S2;
else Q' <= S4
end if;
when S4=>
if IN='1' then Q'<S0;
endif;
end case;
end if;
end process NS;

ale neviem vybrat vhodne suciastky a najme zakodovat jednotlive stavy :( Som nasiel na portali velmi zaujimave clanky z cislicovej techniky,tak mi mozno budete vediet poradit.